Sumbangan 15 September 2024 – 1 Oktober 2024
Tentang pengumpulan dana
pencarian buku
buku
Sumbangan:
60.4% dicapai
Masuk
Masuk
pengguna terdaftar memiliki akses ke:
rekomendasi pribadi
Bot Telegram
riwayat unduhan
mengirim ke alamat email atau Kindle
manajemen daftar buku
penyimpanan ke Favorit
Pribadi
Permintaan untuk buku
Pengkajian
Z-Recommend
Daftar buku
Yang paling populer
Kategori
Partisipasi
Mendukung
Unggahan
Litera Library
Menyumbangkan buku kertas
Menambah buku kertas
Search paper books
LITERA Point saya
Pencarian kata kunci
Main
Pencarian kata kunci
search
1
Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen
De Gruyter Oldenbourg
Dieter Wecker
clk
mikroprozessor
clr
input
opc
modellierung
output
einheit
verilog
opcode
abb
akku
systems
module
multiplexer
sysbus
zeigt
entwurf
befehle
modell
daten
slice
speicher
simulation
memory
befehl
operationswerk
q_out
synthese
next_state
ansteuervektor
data_im
endmodule
reset
ar_q
registers
verwendet
mr_q
steuerwerk
cycle
jump
pc_q
mhz
ausgang
a_q
schaltung
testbench
folgende
operationswerkes
shift
Tahun:
2021
Bahasa:
german
File:
PDF, 6.71 MB
Tag Anda:
0
/
0
german, 2021
2
Prozessorentwurf: Von der Planung bis zum Prototyp
De Gruyter Oldenbourg
Dieter Wecker
std_logic
opc
downto
std_logic_vector
clr
clk
vhdl
sreg0
signal
port
sysbus
component
mikroprozessor
pc_q
abb
a_q
map
ʌ
einheit
befehl
sreg
declaration
ar_q
elsif
befehle
daten
architecture
entwurf
akku
systems
mr_q
komponenten
ausgang
ipv
speicher
mpu16a
oprec
datentransfer
q_a
opcode
verwendet
beschreibung
input
mpu12
jump
modellierung
output
akku_b
flags
ansteuervektor
Tahun:
2015
Bahasa:
german
File:
PDF, 3.18 MB
Tag Anda:
0
/
0
german, 2015
3
Prozessorentwurf mit VHDL: Modellierung und Synthese eines 12-Bit-Mikroprozessors
De Gruyter Oldenbourg
Dieter Wecker
std_logic
downto
clr
std_logic_vector
clk
vhdl
signal
port
mikroprozessor
component
opc
declaration
sysbus
architecture
map
abb
sreg0
modell
systems
operationswerk
einheit
oprec
modellierung
entwurf
simulation
a_q
ipr_d
ipv
steuerwerk
komponenten
mr_q
synthese
verwendet
erstellt
pc_q
folgende
opr_q
library
speicher
akku
ar_q
ipreq
opv
op_z
ieee.std_logic_1164
op_s
op_c
mhz
daten
zeigt
Tahun:
2018
Bahasa:
german
File:
PDF, 3.32 MB
Tag Anda:
0
/
0
german, 2018
1
Pindah ke
tautan ini
atau temukan bot "@BotFather" di Telegram
2
Kirimlah perintah /newbot
3
Masukkan nama untuk bot Anda
4
Masukkan nama pengguna untuk bot
5
Salin pesan terbaru dari BotFather dan masukkannya di sini
×
×